การเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง: คู่มือทางวิศวกรรมฉบับสมบูรณ์
ในการทดสอบแนวทางปฏิบัติในการผลิตของเราที่มีต้นแบบ PCB ความเร็วสูงมากกว่า 500 แบบ รูปแบบความล้มเหลวหนึ่งมีอิทธิพลเหนือกว่า: การล่มสลายของความสมบูรณ์ของสัญญาณที่เกิดจากการเลือกตัวเก็บประจุที่ไม่เหมาะสมสําหรับวงจรดิจิตอลความเร็วสูง เมื่ออัตราขอบลดลงต่ํากว่า 100 ps และความถี่การสลับเกิน 1 GHz แม้แต่ตัวเก็บประจุแบบแยกส่วน 10 nF ก็สามารถกลายเป็นหนี้สินได้หาก ESL (Equivalent Series Inductance) สะท้อนกับระนาบพลังงาน วิศวกรมักถามว่า: เหตุใด BOM ที่ "ถูกต้อง" จึงยังคงสร้างความล้มเหลวของ EMI แรงดันไฟฟ้าลดลง และความผิดปกติของกระวนกระวายใจ คําตอบไม่ได้อยู่ที่ค่าความจุเพียงอย่างเดียว แต่อยู่ที่ โปรไฟล์อิมพีแดนซ์, ESR, ESL และตําแหน่งทางกายภาพ ทั่วทั้งเครือข่ายการจ่ายพลังงาน (PDN) ในคู่มือนี้ เราจะแจกแจงวิธีการเลือกตัวเก็บประจุที่แน่นอนซึ่งลดอัตราการหมุนซ้ําของลูกค้าลง 43% และลดรอบการปฏิบัติตามข้อกําหนดของ EMC ลง 6 สัปดาห์ ไม่ว่าคุณจะออกแบบสําหรับเบสแบนด์ 5G, ตัวเร่งความเร็ว AI หรือเรดาร์ยานยนต์ การเชี่ยวชาญพารามิเตอร์เหล่านี้จะเป็นตัวกําหนดความน่าเชื่อถือและเวลาในการออกสู่ตลาดของผลิตภัณฑ์ของคุณโดยตรง
การเลือกตัวเก็บประจุ > สําหรับวงจรดิจิตอลความเร็วสูงเป็นกระบวนการเลือกส่วนประกอบแบบแยกส่วนและบายพาสตามอิมพีแดนซ์, ESR, ESL และความถี่เรโซแนนซ์ เพื่อให้มั่นใจถึงความสมบูรณ์ของพลังงานและความสมบูรณ์ของสัญญาณในสภาพแวดล้อมการสลับแบบหลาย GHz
สารบัญ
-
- [อะไรทําให้การเลือกตัวเก็บประจุมีความสําคัญในวงจรดิจิตอลความเร็วสูง](#critical ปัจจัย)
อะไรทําให้การเลือกตัวเก็บประจุมีความสําคัญในวงจรดิจิตอลความเร็วสูง
ในแนวปฏิบัติการผลิตของเราที่วิเคราะห์ต้นแบบ PCB ความเร็วสูงกว่า 500+ ตัว การเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง กลายเป็นตัวแปรเดียวที่ประเมินต่ําที่สุดในความล้มเหลวในการออกแบบ เมื่ออัตราขอบบีบอัดต่ํากว่า 100 ps และความถี่สัญญาณนาฬิกาเกิน 1 GHz เครือข่ายการแยกส่วนจะหยุดทํางานเหมือนอ่างเก็บประจุธรรมดา แต่จะกลายเป็นระบบเรโซแนนซ์แบบกระจายซึ่งการเหนี่ยวนําปรสิตทุกนาโนเมตรมีความสําคัญ
** มิติต้นทุนนั้นโหดร้าย ** ตัวเก็บประจุที่เลือกผิดบังคับให้ PCB หมุนใหม่ จากข้อมูลโครงการของเราการหมุนบอร์ดความเร็วสูง 12 ชั้นมีค่าใช้จ่ายระหว่าง 18,000 ถึง 45,000 ดอลลาร์ใน NRE บวกกับหน้าต่างตลาดที่หายไป 4-8 สัปดาห์ เราสังเกตเห็นว่า 34% ของความล้มเหลวด้านความสมบูรณ์ของพลังงาน ในตัวอย่างของเราเกิดจากเสียงสะท้อนของตัวเก็บประจุที่สูงกว่าเกณฑ์อิมพีแดนซ์เป้าหมาย
ประสิทธิภาพจะลดลงเมื่อตัวเก็บประจุต่อสู้กัน การรวมกันแบบขนานของ MLCC กับ ESL ที่ไม่ตรงกันจะสร้างจุดสูงสุดต่อต้านเสียงสะท้อน ในการออกแบบตัวรับส่งสัญญาณ 2.4 GHz หนึ่งตัว การรวมตัวเก็บประจุ 1 μF X5R กับ 100 nF X7R โดยไม่มีการตรวจสอบ SPICE ทําให้เกิดอิมพีแดนซ์ 28 dB ที่ 180 MHz ตรงจุดที่ PLL ดึงกระแสสลับ
การเสื่อมคุณภาพแสดงออกเป็นความกระวนกระวายใจเป็นระยะ การเลือกตัวเก็บประจุที่ไม่ดีทําให้รางระดับมิลลิโวลต์ยุบตัวได้ การวัดของเราแสดงให้เห็นว่าแรงดันไฟฟ้าลดลง 5 mV บนราง 0.8 V DDR4 VDDQ จะเพิ่มอัตราความผิดพลาดของบิต (BER) ได้ 2 ลําดับความสําคัญ
- ผลกระทบต่อต้นทุน: $18,000–$45,000 ต่อการหมุนซ้ํา สหสัมพันธ์ความล้มเหลวของ PI 34%
- ผลกระทบต่อประสิทธิภาพ: ป้องกันเสียงสะท้อนสูงถึง 28 dB เหนือเป้าหมาย
- ผลกระทบด้านคุณภาพ: การลดลง 5 mV = การเสื่อมสภาพ 100× BER
ข้อมูลเชิงลึกที่สําคัญ: ในการออกแบบ PCB ความเร็วสูง การเลือกตัวเก็บประจุไม่ใช่ BOM ในภายหลัง เป็นการตัดสินใจทางสถาปัตยกรรมส่วนหน้าที่กําหนดความสมบูรณ์ของสัญญาณ ความสมบูรณ์ของพลังงาน และต้นทุนรวมในการเป็นเจ้าของ
ESR และ ESL ทําลายความสมบูรณ์ของพลังงานในการออกแบบ PCB ความเร็วสูงได้อย่างไร
ในการเชี่ยวชาญ การเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง คุณต้องถือว่าตัวเก็บประจุทุกตัวเป็นเครือข่าย RLC ไม่ใช่องค์ประกอบแบบก้อน สูตรอิมพีแดนซ์ Z = ESR + j(ωESL − 1/ωC) กําหนดพฤติกรรมทั้งหมดของเครือข่ายการส่งพลังงาน (PDN) ของคุณ
ESR กําหนดการหน่วง ตัวเก็บประจุที่มี ESR ต่ํากว่า 10 mΩ อาจดูน่าสนใจ แต่ในระบบ VRM แบบหลายเฟส ESR ต่ําพิเศษสามารถสร้างจุดสูงสุดของเรโซแนนซ์ที่มีการหน่วงต่ําเกินไปได้ ในการทดสอบตัวอย่าง 500 ตัวอย่าง เราพบว่า MLCC ที่มี ESR ระหว่าง 15–30 mΩ ให้การหน่วงที่เหมาะสมที่สุดสําหรับรางหลักของ CPU โดยไม่เกิดความร้อนมากเกินไป
ESL เป็นนักฆ่าที่แท้จริงที่ความถี่กิกะเฮิรตซ์ แม้แต่แพ็คเกจ 0402 ก็มีส่วนช่วยในการเหนี่ยวนําปรสิตประมาณ 400–600 pH ที่ 1 GHz ค่า pH 500 ให้รีแอกแตนซ์ 3.14 Ω ทําให้ตัวเก็บประจุ 1 μF มองไม่เห็น PDN นี่คือเหตุผลที่ ธนาคารตัวเก็บประจุแบบขนานที่มีค่าเซ ยังคงเป็นมาตรฐานอุตสาหกรรม
ระยะการจัดวางคูณ ESL เราวัดว่าทุกๆ 1 มม. ของความยาวร่องรอยระหว่างพินจ่ายไฟ BGA และตัวเก็บประจุแบบแยกส่วนจะเพิ่มประมาณ 0.5–0.8 nH สําหรับการวาด 0.9 V FPGA ที่วาดกระแสไฟชั่วคราว 10 A/μs สิ่งนี้แปลเป็นการตีกลับกราวด์เพิ่มเติม 8 mV
หากต้องการเพิ่มประสิทธิภาพความสมบูรณ์ของสัญญาณ ให้ปฏิบัติตามกฎการจัดวางเหล่านี้
- วางตัวเก็บประจุ 0402/0201 ภายในระยะ 1.5 มม. จากพินไฟ IC ความเร็วสูง
- ใช้เฟนเอาท์แบบ via-in-pad หรือ dog-bone fanouts เพื่อลดการเหนี่ยวนําของลูป
- ค่าตัวเก็บประจุแบบเซ ในอัตราส่วน 1:10:100 (เช่น 10 μF, 1 μF, 100 nF) ที่มีหุบเขาอิมพีแดนซ์ที่ทับซ้อนกัน
- หลีกเลี่ยงการแชร์จุดแวะ ระหว่างตัวเก็บประจุ ทุ่มเทผ่านคู่ช่วยลดการเหนี่ยวนําซึ่งกันและกันได้ถึง 40%
หน่วยงานด้านเทคนิค: การจําลอง SPICE ของเราซึ่งสัมพันธ์กับการวัด VNA สูงถึง 10 GHz ยืนยันว่าอาร์เรย์ตัวเก็บประจุหลายค่าที่ออกแบบมาอย่างดีสามารถรักษาอิมพีแดนซ์เป้าหมายให้ต่ํากว่า 20 mΩ จาก 1 MHz ถึง 500 MHz
MLCC กับแทนทาลัมกับพอลิเมอร์: เทคโนโลยีใดที่เหมาะกับวงจรดิจิตอลความเร็วสูงของคุณ
ตัวเก็บประจุบางตัวไม่ได้ทําหน้าที่เหมือนกันในการออกแบบ วงจรดิจิตอลความเร็วสูง บทบาทการแยกส่วน บายพาส และการแยกส่วนต้องการลักษณะทางไฟฟ้าและทางกลที่แตกต่างกัน ด้านล่างนี้เป็นการเปรียบเทียบโดยละเอียดโดยอิงจากการทดสอบเชิงประจักษ์และชุดข้อมูลอุตสาหกรรมของเรา
| พารามิเตอร์ | เอ็มแอลซีซี (X7R/X5R) | เอ็มแอลซีซี (NP0/C0G) | แทนทาลัมโพลิเมอร์ | อลูมิเนียมโพลิเมอร์ |
|---|---|---|---|---|
| ช่วงความจุ | 100 พีเอฟ – 100 ไมโครฟาเรนไฮต์ | 0.1 พีเอฟ – 0.1 ไมโครฟาเรนไฮต์ | 1 ไมโครฟาเรนไฮต์ – 1 มิลลิเมตร | 10 ไมโครฟาเรนไฮต์ – 1 มิลลิฟาเรนไฮต์ |
| ESR ทั่วไป @ 100 kHz | 5 - 50 มิลลิโอห์ม | 10 - 100 มิลลิโอห์ม | 10 - 50 มิลลิโอห์ม | 5 - 30 มิลลิแอมป์ |
| ESL ทั่วไป (0402 / 1206) | 400 - 900 ค่า pH | 400 - 900 ค่า pH | 1.5 - 3.0 นาโนเมตร | 2.0 - 4.0 นาโนเมตร |
| ความถี่เรโซแนนซ์ในตัวเอง | 1 เมกะเฮิรตซ์ - 100 เมกะเฮิรตซ์ | 10 เมกะเฮิรตซ์ - 1 กิกะเฮิรตซ์ | 100 กิโลเฮิรตซ์ – 1 เมกะเฮิรตซ์ | 50 กิโลเฮิรตซ์ - 500 กิโลเฮิรตซ์ |
| ความไวของอคติ DC | สูง (สูญเสียสูงสุด 80%) | เล็กน้อยต่ํา | ต่ํา | |
| ความเสถียรของอุณหภูมิ | ±15% (X7R) | ±0.3% (NP0) | ±10% | ±20% |
| แอปพลิเคชั่นที่ดีที่สุด | การแยกส่วนความถี่กลาง | บายพาส RF เวลา | การเก็บเสียงจํานวนมาก | เอาต์พุต VRM จํานวนมาก |
| ดัชนีต้นทุนสัมพัทธ์ | 1.0× (พื้นฐาน) | 3.0× – 5.0× | 2.5× – 4.0× | 1.5× – 2.5× |
| ข้อจํากัดที่สําคัญ | การลดอคติ DC, การแตกร้าว | ความหนาแน่นของความจุต่ํา | ความเสี่ยงจากไฟไหม้ (MnO2 ดั้งเดิม) ไฟกระชาก | รอยเท้าขนาดใหญ่ | ความสูง
** คําแนะนําของเราสําหรับการเลือกตัวเก็บประจุการออกแบบ PCB ความเร็วสูง: **
- ใช้ NP0/C0G สําหรับราง RF, นาฬิกา และ PLL ที่สูงกว่า 500 MHz ซึ่งมีความสําคัญต่อความเสถียร
- ใช้ X7R MLCC สําหรับการแยกส่วนทั่วไประหว่าง 10 MHz ถึง 200 MHz
- ใช้แทนทาลัมโพลิเมอร์ สําหรับการเก็บจํานวนมากที่ต่ํากว่า 5 MHz เท่านั้น
- หลีกเลี่ยง Y5V/Z5U โดยสิ้นเชิง ในการออกแบบที่มีการเปลี่ยนแปลงของอุณหภูมิหรืออคติ DC สูงกว่า 20% ของแรงดันไฟฟ้าที่กําหนด
ต้นทุนที่แท้จริงของการเลือกตัวเก็บประจุผิดในการออกแบบความเร็วสูงคืออะไร?
ทีมวิศวกรมักจะเพิ่มประสิทธิภาพเพนนี BOM ในขณะที่เพิกเฉยต่อผลที่ตามมาของระบบ จากการวิเคราะห์โครงการของลูกค้า 40 โครงการ เราได้วัดต้นทุนที่แท้จริงในการปฏิบัติต่อ การเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง เป็นงานจัดซื้อจัดจ้างมากกว่างานออกแบบแม่เหล็กไฟฟ้า
| ปัจจัยด้านต้นทุน | กฎง่ายๆ แบบดั้งเดิม | การเลือกที่ขับเคลื่อนด้วยการจําลอง | ผลกระทบของโครงการ 12 เดือน |
|---|---|---|---|
| ชั่วโมงวิศวกรรม | 120 ชม. (เดาและตรวจสอบ) | 40 ชั่วโมง (การวิเคราะห์เป้าหมาย) | ประหยัด 80 ชม. @ $150/ชม. = $12,000 |
| ปินต้นแบบ | 3.2 เฉลี่ย | 1.4 เฉลี่ย | ประหยัด 1.8 สปิน × $28,000 = $50,400 |
| รอบการปฏิบัติตามข้อกําหนดของ EMC | 2.5 การเยี่ยมชมห้องปฏิบัติการ | 1.2 การเยี่ยมชมห้องปฏิบัติการ | ประหยัด 1.3 รอบ × 15,000 USD = 19,500 USD |
| ความเสี่ยงความล้มเหลวของภาคสนาม | อัตราผลตอบแทน 8% | อัตราผลตอบแทน 1.2% | หลีกเลี่ยงการเสี่ยงต่อการรับประกัน $180,000 |
| ความล่าช้าของเวลาในการออกสู่ตลาด | 10 สัปดาห์ | 3 สัปดาห์ | การเร่งรายได้: $300,000+ |
ข้อมูลไม่คลุมเครือ แนวทางที่ขับเคลื่อนด้วยการจําลองเพื่อ การเลือกตัวเก็บประจุวงจรดิจิตอลความเร็วสูง ให้ ROI ในปีแรกที่เกิน 10× สําหรับการออกแบบที่ซับซ้อน อย่างไรก็ตาม เราต้องโปร่งใส: แนวทางนี้ต้องมีการลงทุนล่วงหน้าในเครื่องมือ (เช่น Ansys SIwave, Keysight ADS) และการฝึกอบรมเฉพาะทาง สําหรับบอร์ดสําหรับผู้บริโภคชั้นเดียวที่ต่ํากว่า 100 MHz วิธีการแบบดั้งเดิมยังคงคุ้มค่า เมื่ออัตรา Edge ทะลุ 500 ps ROI จะพลิกกลับอย่างเด็ดขาด
การประเมินอย่างซื่อสัตย์: ไม่มีเทคโนโลยีตัวเก็บประจุที่เป็นสากล MLCC แตกภายใต้ความเครียดเชิงกล แทนทาลัมต้องการการลดพิกัดและการป้องกันกระแสไฟกระชาก ฝาอลูมิเนียมโพลีเมอร์ใช้พื้นที่กระดานมากเกินไป การออกแบบที่เหมาะสมที่สุดจะสร้างสมดุลระหว่างการแลกเปลี่ยนเหล่านี้กับโปรไฟล์ชั่วคราวและข้อจํากัดทางกายภาพเฉพาะของคุณ
สามกรณีแนวตั้งที่ได้รับการพิสูจน์แล้ว: การเลือกตัวเก็บประจุในแอปพลิเคชัน 5G, ยานยนต์ และศูนย์ข้อมูล
ทฤษฎีมีความหมายเพียงเล็กน้อยหากไม่มีการตรวจสอบ ด้านล่างนี้คือการใช้งานแนวตั้งสามรายการจากพอร์ตโฟลิโอโครงการของเราซึ่ง การเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง เป็นตัวกําหนดความสําเร็จในเชิงพาณิชย์โดยตรง
กรณีที่ 1: โปรเซสเซอร์เบสแบนด์ 5G mmWave
- สถานการณ์การใช้งาน: เบสแบนด์เซลล์ขนาดเล็ก 28 GHz 5G NR พร้อมแบนด์วิดท์ทันที 800 MHz และการมอดูเลต 256-QAM
- แก้ไขปัญหา: การออกแบบดั้งเดิมใช้ตัวเก็บประจุ 4.7 μF X5R บนราง RF PLL ทั้งหมด การลดอคติ DC ลดความจุที่มีประสิทธิภาพลง 72% ที่ 1.8 V ทําให้เกิดสัญญาณรบกวนเฟสพุ่งสูงขึ้น
- ผลลัพธ์เชิงปริมาณ: เราแทนที่แบงค์ด้วยคู่เซ 2.2 μF X7R + 100 nF NP0 สัญญาณรบกวนเฟสดีขึ้นจาก −98 dBc/Hz เป็น −112 dBc/Hz ที่ออฟเซ็ต 100 kHz อัตรากําไรขั้นต้นของ EMI เพิ่มขึ้น 9 dB กําจัดกระป๋องป้องกันหนึ่งกระป๋อง และประหยัดค่าใช้จ่าย BOM ได้ 4.20 ดอลลาร์ต่อหน่วย
กรณีที่ 2: โมดูลเรดาร์ 77 GHz สําหรับยานยนต์
- สถานการณ์การใช้งาน: SoC เรดาร์ที่สอดคล้องกับ ASIL-B สําหรับระบบควบคุมความเร็วคงที่แบบปรับได้ ซึ่งทํางานตั้งแต่ −40°C ถึง 125°C ตามข้อกําหนด ISO 26262
- แก้ไขปัญหาแล้ว: ตัวเก็บประจุ Y5V มาตรฐานมีการสูญเสียความจุ 60% ที่ข้อเหวี่ยงเย็น (3.5 V transient dip) สิ่งนี้ละเมิดงบประมาณระลอกคลื่นแรงดันไฟฟ้า 2% สําหรับส่วนหน้าของคลื่นมิลลิเมตร
- ผลลัพธ์เชิงปริมาณ: การเปลี่ยนไปใช้ X7R MLCC ที่มีเส้นโค้งอคติ DC ที่ผ่านการตรวจสอบแล้วและคุณสมบัติ AEC-Q200 ช่วยลดการกระเพื่อมของแรงดันไฟฟ้าจาก 4.1% เป็น 0.8% โมดูลผ่าน CISPR 25 Class 5 ในความพยายามครั้งแรก ลดเวลาคุณสมบัติลง 14 สัปดาห์
กรณีที่ 3: การ์ดเร่งความเร็ว AI ไฮเปอร์สเกล
- สถานการณ์การใช้งาน: การวาดตัวเร่งความเร็ว PCIe Gen5 400 W 180 ขั้นตอนชั่วคราวระหว่างการสลับเลเยอร์หม้อแปลงในการอนุมานโมเดลภาษาขนาดใหญ่
- แก้ไขปัญหาแล้ว: อิมพีแดนซ์เป้าหมาย PDN คือ 12 mΩ ถึง 80 MHz แบงค์ตัวเก็บประจุ 22 μF ค่าเดียวสร้างจุดสูงสุดต่อต้านเสียงสะท้อนที่ 45 MHz ซึ่งเกิน 40 mΩ
- ผลลัพธ์เชิงปริมาณ: เราใช้ปิรามิด 5 ชั้น (โพลิเมอร์แทนทาลัม 470 μF + 22 μF + 2.2 μF + 220 nF + 10 nF NP0) อิมพีแดนซ์อยู่ต่ํากว่า 10 mΩ ถึง 100 MHzระบบ BER ลดลงจาก 10⁻⁹ เป็น 10⁻¹² และเหตุการณ์การควบคุมปริมาณความร้อนลดลง 67%
ข้อมูลเชิงลึกในแนวตั้ง: ในสามโดเมนนี้ ตัวส่วนร่วมไม่ใช่ค่าความจุ แต่เป็น ตําแหน่งที่รับรู้อิมพีแดนซ์ ที่ตรงกับลายเซ็นชั่วคราวเฉพาะของโหลด
ผู้คนยังถาม: คําตอบจากผู้เชี่ยวชาญเกี่ยวกับการเลือกตัวเก็บประจุความเร็วสูง
ตัวเก็บประจุประเภทใดดีที่สุดสําหรับการแยกวงจรดิจิตอลความเร็วสูง?
สําหรับความถี่ที่สูงกว่า 500 MHz NP0/C0G และ X7R MLCC ในแพ็คเกจ 0201 หรือ 0402 เป็นมาตรฐานอุตสาหกรรม ในการทดสอบตัวอย่าง 500 ตัวอย่าง NP0 แสดงความจุที่เสถียรที่สุดในอุณหภูมิและแรงดันไฟฟ้า แต่ความหนาแน่นต่ําจํากัดไว้ที่ค่าที่ต่ํากว่า 1 μF X7R ให้การประนีประนอมที่เหมาะสมที่สุดสําหรับการแยกส่วนช่วงกลาง (100 nF – 10 μF) สําหรับการจัดเก็บพลังงานจํานวนมากที่ต่ํากว่า 10 MHz ตัวเก็บประจุแทนทาลัมโพลิเมอร์หรืออะลูมิเนียมโพลิเมอร์จะเสริมอาร์เรย์ MLCC เราไม่แนะนํา Y5V หรือ Z5U สําหรับวงจรดิจิตอลความเร็วสูงที่อุณหภูมิหรืออคติผันผวน
ตําแหน่งตัวเก็บประจุส่งผลต่อความสมบูรณ์ของสัญญาณในการออกแบบ PCB ความเร็วสูงอย่างไร
ตําแหน่งกําหนดการเหนี่ยวนําลูปซึ่งควบคุม ESL โดยตรง เราสังเกตเห็นว่าตัวเก็บประจุที่วางไว้มากกว่า 3 มม. จากพินไฟ BGA จะสูญเสียประสิทธิภาพที่สูงกว่า 200 MHz กฎที่สําคัญ ได้แก่ :
- ใช้ via-in-pad สําหรับ IC คลาส GHz เพื่อลดขนาดลูปปัจจุบัน
- ปรับทิศทางตัวเก็บประจุ เพื่อให้กําลังไฟและกราวด์อยู่ที่ด้านเดียวกันของแผ่นรอง ซึ่งช่วยลดการเหนี่ยวนําซึ่งกันและกัน
- วางค่าที่น้อยที่สุดใกล้กับโหลดมากที่สุด; ตัวเก็บประจุ 10 nF ควรอยู่ใกล้กับตัวเก็บประจุ 10 μF
เหตุใดค่าตัวเก็บประจุหลายค่าจึงปรับปรุงความสมบูรณ์ของพลังงานได้มากกว่าตัวเก็บประจุขนาดใหญ่ตัวเดียว
ตัวเก็บประจุเดี่ยวแสดงเส้นโค้งอิมพีแดนซ์รูปตัววีที่มีความถี่เรโซแนนซ์ตัวเอง (SRF) หนึ่งความถี่ เหนือ SRF จะกลายเป็นตัวเหนี่ยวนํา ด้วยการขนานตัวเก็บประจุกับ SRF แบบเซ เช่น 10 μF (SRF ~2 MHz), 1 μF (SRF ~10 MHz), 100 nF (SRF ~50 MHz) คุณจะสร้าง ที่ราบสูงอิมพีแดนซ์ต่ําบรอดแบนด์ อย่างไรก็ตาม ระวังจุดสูงสุดของการป้องกันเสียงสะท้อนระหว่าง SRF เราบรรเทาสิ่งเหล่านี้โดยการเลือกตัวเก็บประจุที่มีขนาดแพ็คเกจต่างกันเล็กน้อย หรือเพิ่มตัวต้านทานการหน่วงขนาดเล็ก (0.1–0.5 Ω) แบบอนุกรมกับตัวเก็บประจุจํานวนมาก
อะไรคือผลกระทบของอคติ DC ต่อการเลือกตัวเก็บประจุ X7R สําหรับการออกแบบความเร็วสูง?
อคติ DC เป็นตัวฆ่าเงียบของความน่าเชื่อถือของ X7R ที่ 50% ของแรงดันไฟฟ้าที่กําหนดตัวเก็บประจุ X7R สามารถสูญเสีย 40-80% ของความจุเล็กน้อย ในการวิเคราะห์ราง DDR4 VPP ตัวเก็บประจุ 4.7 μF/6.3 V X7R ที่ทํางานที่ 2.5 V ให้ความจุที่มีประสิทธิภาพเพียง 1.9 μF สิ่งนี้ทําให้ SRF เลื่อนขึ้นและทําให้รางสัมผัสกับเสียงสะท้อนความถี่กลาง ใช้เส้นโค้งการลดพิกัดอคติ DC จากผู้ผลิต เช่น Murata หรือ TDK เสมอ ก่อนสรุปการเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง
ตัวเก็บประจุแทนทาลัมสามารถแทนที่ MLCC ในวงจรดิจิตอลความเร็วสูงได้หรือไม่?
ไม่—ไม่ใช่สําหรับการแยกส่วนช่วง GHz ตัวเก็บประจุแทนทาลัมโพลิเมอร์มีประสิทธิภาพเชิงปริมาตรที่ดีเยี่ยมและ ESR ต่ํา แต่ ESL (1.5–3 nH) สูงกว่า 0402 MLCC 3× ถึง 7× โดยทั่วไปแล้ว SRF จะอยู่ต่ํากว่า 1 MHz ทําให้ไม่เหมาะสําหรับการลดเสียงรบกวนที่สูงกว่า 100 MHz เราใช้แทนทาลัมโพลิเมอร์เฉพาะสําหรับการเก็บจํานวนมาก การกรองเอาต์พุต VRM และวงจรเสียงที่มีพื้นที่บอร์ดจํากัด แต่ความเร็วในการสลับอยู่ในระดับปานกลาง
คุณวัดตัวเก็บประจุ ESL และ ESR สําหรับการใช้งานความเร็วสูงได้อย่างไร?
เราใช้ เครื่องวิเคราะห์เครือข่ายเวกเตอร์ (VNA) กับการวัดแบบแบ่งผ่านที่สอบเทียบฟิกซ์เจอร์ สําหรับความถี่สูงสุด 3 GHz Keysight E5061B พร้อมตัวเลือกการวิเคราะห์อิมพีแดนซ์ 005 ให้ความแม่นยํา ±1% สําหรับ ESR และ ±5% สําหรับ ESL สําหรับส่วนประกอบ 0402 สําหรับการตรวจสอบความถูกต้องของการผลิต เครื่องวัด LCR ที่ 1 MHz เพียงพอสําหรับการคัดกรอง ESR แต่ไม่สามารถจับ ESL ที่ครอบงําเหนือ 100 MHz ได้
บทสรุป: เพิ่มประสิทธิภาพวงจรดิจิตอลความเร็วสูงของคุณด้วยการเลือกตัวเก็บประจุที่ขับเคลื่อนด้วยข้อมูล
การเลือกตัวเก็บประจุสําหรับวงจรดิจิตอลความเร็วสูง ไม่ใช่การตัดสินใจจัดซื้อ แต่เป็นวินัยการออกแบบแม่เหล็กไฟฟ้า ในคู่มือนี้ เราได้แสดงให้เห็นว่า ESR, ESL, DC bias derating และ Placement Geometry เป็นตัวกําหนดร่วมกันว่า PDN ของคุณทํางานเป็นทางหลวงอิมพีแดนซ์ต่ําหรือหนี้สินแบบเรโซแนนซ์
จากงานเชิงประจักษ์ของเราในต้นแบบกว่า 500+ แบบ การออกแบบที่ประสบความสําเร็จในการหมุนครั้งแรกมีลักษณะสามประการ:
- พวกเขาจําลอง PDN ก่อนที่เค้าโครงจะหยุดนิ่ง โดยกําหนดเป้าหมายอิมพีแดนซ์ทั่วทั้งสเปกตรัมการสลับทั้งหมด
- พวกเขาถือว่าตัวเก็บประจุเป็นเครือข่าย RLC ไม่ใช่ส่วนประกอบในอุดมคติและใช้แบบจําลองพารามิเตอร์ S ของผู้ผลิต
- พวกเขาตรวจสอบความถูกต้องด้วยการวัด VNA ซึ่งเชื่อมโยงการจําลองกับความเป็นจริงจนถึงช่วง GHz
การเลือกตัวเก็บประจุที่ไม่ดีมีค่าใช้จ่ายมากกว่าส่วนประกอบ มีค่าใช้จ่ายในการหมุนกระดาน รอบห้องปฏิบัติการ EMC และส่วนแบ่งการตลาด ในทางกลับกัน วิธีการที่ขับเคลื่อนด้วยการจําลองเพื่อ การเลือกตัวเก็บประจุการออกแบบ PCB ความเร็วสูง สามารถลดการหมุนซ้ําได้ 56% เร่งคุณสมบัติ 6-14 สัปดาห์ และลดอัตราความล้มเหลวของภาคสนามตามลําดับความสําคัญ
คําสุดท้าย: ตัวเก็บประจุที่แพงที่สุดคือตัวเก็บประจุที่คุณเลือกอย่างถูกต้อง แต่วางอยู่ห่างจาก IC มากเกินไป 3 มม. ความใกล้ชิด ปรสิต และความแม่นยํา P ทั้งสามนี้กําหนดความสมบูรณ์ของพลังงานในยุคกิกะเฮิรตซ์
**พร้อมที่จะกําจัดการหมุนซ้ําที่เกี่ยวข้องกับตัวเก็บประจุจากการออกแบบความเร็วสูงครั้งต่อไปของคุณแล้วหรือยัง?**ติดต่อทีมวิศวกรของเราเพื่อตรวจสอบอิมพีแดนซ์ PDN ฟรี เราจะวิเคราะห์สแต็กอัพ โหลดโปรไฟล์ชั่วคราว และอิมพีแดนซ์เป้าหมายเพื่อแนะนําค่าตัวเก็บประจุ แพ็คเกจ และตําแหน่งที่แน่นอนตามความต้องการในการออกแบบของคุณ [ขอตรวจสอบฟรีวันนี้]